esp32c3不断重启重启(GLITCH_RTC_RST)是什么导致的？

[eastworld]

跑的最新的v4.3rc版本的程序，跑get-started hello world没问题，跑了蓝牙示例程序或者wifi示例程序则出现这种状态，附件是日志

[ESP_Gargamel]

电源能提供的最大电流多少？是否有毛刺？是否有参考硬件设计指南？

[zenghi]

我也遇到了这个问题，目前的解决方法，
1.由2层板改为4层板加强地的完整性和抗干扰 验证过OK
2.限制wifi TX功率 由20 限制为10 减小对地干扰 验证过OK
3.在app_main()加入以下句子 拼板C3 REV3版本的检测到晶振毛刺自动重启功能 验证过OK
#include "soc/soc.h"
#include "soc/rtc_cntl_reg.h"
REG_SET_FIELD(RTC_CNTL_FIB_SEL_REG, RTC_CNTL_FIB_SEL, RTC_CNTL_FIB_SUPER_WDT_RST | RTC_CNTL_FIB_BOR_RST);
4.我们想通过2层板解决这个问题，但是很难改了很多次板子都无效，或者一致性不理想 有的板子可以启动有的板子不可以，一致性特别差，反正C3的芯片我感觉最好还是把毛刺检测功能关闭，否则后期会动不动重启。 有没有2层板1.6厚度量产的朋友解决这个问题的麻烦告知下解决方法。

[ESP_LJH]

请问 C3 晶振那里 XTAL_P 有没有加电阻或者电感，这个一定要添加该位置。同时建议 PCB 设计请参考硬件设计指南和我们的官网的参考设计。如果板子没有设计好，就容易触发这个复位。

ESP32-C3 晶振.png (73.58 KiB) Viewed 13261 times

[zenghi]

板子的晶振输出电感一直是有加的，最终解决办法是 晶振的2颗负载电容的地一定要与芯片地隔离 如果遇到这个重启问题可以先将晶振输出频率的那颗电容NC 这样可以避开地的干扰导致晶振毛刺，测试是否不重启，但是这样子晶振的频偏会很严重。

[ESP_LJH]

两层板可以看看是不是有把晶振到芯片的回流地，射频到芯片的回流地给割开了，这是两层板设计容易出现的问题，没有完整的地，所以还是优先用四层板比较好。

[zenghi]

两层板可以看看是不是有把晶振到芯片的回流地，射频到芯片的回流地给割开了，这是两层板设计容易出现的问题，没有完整的地，所以还是优先用四层板比较好。

由于成本原因，官方是否有2层板1.6厚度的PCB，解决这个问题的硬件指导说明，目前我们量产都是通过软件屏蔽这个毛刺重启功能，但是品质部门因为这个原因一直不肯进入正式量产出大货。

[ESP_LJH]

你可以把你的设计资料发到 sales@espressif.com 这个邮箱，帮你 review 你的设计资料看看是否可以改善。